


The image depicts a perspective view of a digital tunnel or data corridor. A bright, glowing light source is positioned at the far end of the tunnel, creating a strong lens flare and illuminating the scene. Numerous blue and white streaks of light radiate from the center, giving a sense of high-speed motion or data flow. The walls of the tunnel are composed of faint, glowing blue lines and rectangular shapes, suggesting a complex digital or architectural structure. The overall color palette is dominated by deep blues and bright whites, creating a high-tech, futuristic atmosphere.


COMUNICACION SERIE

Comunicación serie vs. paralela



➤ Serie:


- Los bits se transmiten en serie, uno detrás de otro.
- Sólo se necesita un hilo.
- Más lento.



➤ Paralelo:


- Todos los bits se transmiten a la vez.
- Necesarios 8 hilos.
- Más rápido.

Comunicación serie síncrona vs. asíncrona



➤ Asíncrona:

- Cada sistema tiene su propio reloj local.
- Sincronización mediante bit de Start y Stop.
- Sólo 1 hilo.





➤ Síncrona:

- Una señal de reloj común.
- El *maestro* genera el reloj.
- Dos hilos.
- Velocidades mayores.

Comunicación Full-duplex vs. Half-duplex




- Full-duplex
 - Comunicación bidireccional simultanea.
 - Dos canales de datos (TX, RX).
 - Dos hilos.




- Half-duplex
 - Comunicación bidireccional multiplexada en el tiempo.
 - Un único canal (DATA).
 - Primero en un sentido, luego en el otro (protocolo).
 - Un hilo

Comunicación serie asincrónica:




Estándar RS232 punto a punto



MODULO EUSART

Enhanced **U**niversal **S**ynchronous **A**synchronous **R**eceiver **T**ransmitter

Modo Asincrónico




Para transmitir un byte se procede así:

- Cuando no transmite la línea de datos permanece en estado alto (1)
- La transmisión de un byte comienza con un bit de arranque (START) que es cero (0)
- El dato tiene un ancho de 8 o 9 bits (primero se transmite el bit menos significativo - LSB)
- La transmisión de un byte termina con bit de parada (STOP) que es uno (1)


Estándar RS485

- Estructura de bus
- Punto a multipunto




Formato de los datos


Código NRZ



Código RZ



Transmisión asincrónica (formato NRZ):



Habilitación para transmitir

- El **transmisor se habilita** al poner: bit **TXEN = 1** en Registro TXSTA
- Se configura en **modo asíncrono** al poner: bit **SYNC = 0** en Registro TXSTA
- La **transmisión se habilita** con **SPEN = 1** en el registro RCSTA y el pin TX/CK se configura automáticamente como salida.

Transmitiendo un caracter

- Para iniciar **escribir** un caracter en **TXREG**
- Transfiere caracter de **TXREG a TSR**
- **TXREG vacío** $\Rightarrow$ **TXIF = 1** en Registro PIR1, interrumpe si TXIE = 1 en Registro PIE1.
- TXIF se pone a 1 pero **no se puede borrar por software**. Se pone a 0 al escribir otro caracter en TXREG
- Los bits del TSR son desplazados al pin TX sincronizados con reloj (start, b0 ... b7, stop)
- Cuando **sale el bit stop** del TSR el **bit TRMT** del Registro TXSTA se pone a 1 (vacío)
- Si TXREG se ha escrito comienza de nuevo el proceso al terminar de transmitir el bit stop




TXIF no va a 0 después de escribir TXREG.
Va a 0 en un tiempo de 2 instrucciones.
Cuidado al usar polling !!!

Transmitiendo con 9 bits



- Se coloca **TX9 = 1** en el Registro TXSTA
- El **bit TX9D** del registro TXSRTA es el **noveno bit y el más significativo**.
- Al transmitir un dato de 9 bits, el bit de datos **TX9D deberá estar escrito antes** de que se escriban los 8 bits menos significativos en el registro TXREG.
- Los **nueve bits de datos se copian en registro de desplazamiento TSR** inmediatamente después de escribir el caracter en el registro TXREG.

Comunicación Multipunto – Configuración Maestro Esclavo

Detección de Dirección:



Intercambio de Datos:



Registro TXSTA


TXSTA	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R (1)	R/W (0)	Características
	CSRC	TX9	TXEN	SYNC	SENDB	BRGH	TRMT	TX9D	Nombre de bit
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	

No se usa en modo asincrónico

Leyenda

R/W	Bit de lectura/escritura
R	Bit de lectura
(0)	Después del reinicio, el bit se pone a cero
(1)	Después del reinicio, el bit se pone a uno

SFRs: INTCON, PIE1, PIE2, PIR1, PIR2 and IOCB



Registros Interrupción EUSART

INTCON	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (x)	Features
	GIE	PEIE	T0IE	INTE	RBIE	T0IF	INTF	RBIF	Bit name
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	

PIE1		R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	Features
	-	ADIE	RCIE	TXIE	SSPIE	CCP1IE	TMR2IE	TMR1IE	Bit name
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	


PIR1		R/W (0)	R (0)	R (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	Features
	-	ADIF	RCIF	TXIF	SSPIF	CCP1IF	TMR2IF	TMR1IF	Bit name
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	

TABLE 12-1: REGISTERS ASSOCIATED WITH ASYNCHRONOUS TRANSMISSION

Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on POR, BOR	Value on all other Resets
BAUDCTL	ABDOVF	RCIDL	—	SCKP	BRG16	—	WUE	ABDEN	01-0 0-00	01-0 0-00
INTCON	GIE	PEIE	T0IE	INTE	RBIE	T0IF	INTF	RBIF	0000 000x	0000 000x
PIE1	—	ADIE	RCIE	TXIE	SSPIE	CCP1IE	TMR2IE	TMR1IE	-000 0000	-000 0000
PIR1	—	ADIF	RCIF	TXIF	SSPIF	CCP1IF	TMR2IF	TMR1IF	-000 0000	-000 0000
RCREG	EUSART Receive Data Register								0000 0000	0000 0000
RCSTA	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	0000 000x	0000 000x
SPBRG	BRG7	BRG6	BRG5	BRG4	BRG3	BRG2	BRG1	BRG0	0000 0000	0000 0000
SPBRGH	BRG15	BRG14	BRG13	BRG12	BRG11	BRG10	BRG9	BRG8	0000 0000	0000 0000
TRISC	TRISC7	TRISC6	TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0	1111 1111	1111 1111
TXREG	EUSART Transmit Data Register								0000 0000	0000 0000
TXSTA	CSRC	TX9	TXEN	SYNC	SENDER	BRGH	TRMT	TX9D	0000 0010	0000 0010

Legend: x = unknown, — = unimplemented read as '0'. Shaded cells are not used for Asynchronous Transmission.

Recepción asincrónica (formato NRZ):



Habilitación para recibir

- El receptor se habilita al poner: bit **CREN = 1** en Registro RCSTA
- Se configura en modo asíncrono al poner: bit **SYNC = 0** en Registro TXSTA
- Se habilita la recepción con **SPEN = 1** en el registro RCSTA y el pin RX/DT se configura automáticamente como entrada

Recibiendo un caracter

- Al detectar **el flanco descendente** de un bit start el caracter se va cargando en RSR
- Al **recibir el bit stop** el caracter se transfiere al Registro RCREG (si está vacío)
- Se pone el **bit CRIF = 1** en Registro PIR1, interrumpe si RCIE = 1 en Registro PIE1.
- CRIF se pone a 1 pero no se puede borrar por software. Se pone a 0 al leer el byte de RCREG (**RCREG es un buffer de dos bytes tipo FIFO**)
- Para habilitar la recepción de un dato de 9 bits se pone a uno el bit RX9 del registro RCSTA

Errores de recepción

Error de sobreescritura:


- Si se detecta un nuevo start y el RCREG está lleno (tiene 2 bytes) se pone en 1 el **flag ORR** (Registro RCSTA).
- Se pierde un 3er. byte que esté ingresando por RX
- Se debe **resetear la EUSART** colocando un 0 y a posteriori 1 en el bit SPEN o poniendo un cero y a posteriori 1 en el bit CREN, ambos del Registro RCSTA

Error de Frame:

- Un caracter comienza con start. Si **no se detecta el start esperado** (0 lógico) se aborta la recepción
- Un caracter termina con stop. Si **no se detecta el stop esperado** (1 lógico) se levanta el **flag FERR**.
- **Cada carácter del buffer FIFO tiene su propio bit de error FERR.**
Si FERR = 1 en el Registro RCSTA hubo error en el dato primero de la FIFO
- Al leer del RCREG el primer caracter se borra FERR y queda el del segundo carácter
- Al leer del RCREG el segundo caracter se borra FERR del segundo carácter
- El bit FERR puede ser forzado a 0 poniendo SPEN en 0

Recibiendo con 9 bits

- Se coloca $RX9 = 1$ en el Registro RCSTA
- El noveno bit se escribe automáticamente en el bit RX9D del Registro RCSTA
- **Se debe leer primero el bit RX9D y luego el RCREG.** Esta secuencia es obligatoria porque al leer RCREG el bit RX9D se pone a 0.



Comunicación Multipunto

Detección de Dirección:

- El **bit ADDEN = 1** en el Registro RCSTA
- El módulo EUSART recibe sólo caracteres de 9 bits y descarta los de 8 bits
- Al recibir cada carácter de 9 bits **verifica si los 8 bits de datos son su dirección.**
- Si detecta su dirección coloca **el bit ADDEN = 0** en el Registro RCSTA

Intercambio de Datos:

- Una vez establecida la conexión entre dos dispositivos se realiza la transmisión/recepción como si fuera **una comunicación punto a punto** con el bit ADDEN = 0 y los 8 bits del carácter son datos

Fin de la Comunicación:

- Una vez recibido el último dato se coloca de nuevo el **bit ADDEN = 1** y queda disponibles para otro posible inicio de comunicación

Registro RCSTA

RCSTA	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R (0)	R (0)	R (x)	Características
	SPEN	RX9	SRN	CREN	ADDEN	FERR	OERR	RX9D	Nombre de bit
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	

No se usa en modo asincrónico

Leyenda

R/W	Bit de lectura/escritura
R	Bit de lectura
(0)	Después del reinicio, el bit se pone a cero
(x)	Después del reinicio, el estado de bit es desconocido

Registros Interrupción EUSART

INTCON	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (x)	Features
	GIE	PEIE	TOIE	INTE	RBIE	TOIF	INTF	RBIF	Bit name
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	

PIE1		R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	Features
	-	ADIE	RCIE	TXIE	SSPIE	CCP1IE	TMR2IE	TMR1IE	Bit name
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	

PIR1		R/W (0)	R (0)	R (0)	R/W (0)	R/W (0)	R/W (0)	R/W (0)	Features
	-	ADIF	RCIF	TXIF	SSPIF	CCP1IF	TMR2IF	TMR1IF	Bit name
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	

TABLE 12-2: REGISTERS ASSOCIATED WITH ASYNCHRONOUS RECEPTION


Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on POR, BOR	Value on all other Resets
BAUDCTL	ABDOVF	RCIDL	—	SCKP	BRG16	—	WUE	ABDEN	01-0 0-00	01-0 0-00
INTCON	GIE	PEIE	T0IE	INTE	RBIE	T0IF	INTF	RBIF	0000 000x	0000 000x
PIE1	—	ADIE	RCIE	TXIE	SSPIE	CCP1IE	TMR2IE	TMR1IE	-000 0000	-000 0000
PIR1	—	ADIF	RCIF	TXIF	SSPIF	CCP1IF	TMR2IF	TMR1IF	-000 0000	-000 0000
RCREG	EUSART Receive Data Register								0000 0000	0000 0000
RCSTA	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	0000 000x	0000 000x
SPBRG	BRG7	BRG6	BRG5	BRG4	BRG3	BRG2	BRG1	BRG0	0000 0000	0000 0000
SPBRGH	BRG15	BRG14	BRG13	BRG12	BRG11	BRG10	BRG9	BRG8	0000 0000	0000 0000
TRISC	TRISC7	TRISC6	TRISC5	TRISC4	TRISC3	TRISC2	TRISC1	TRISC0	1111 1111	1111 1111
TXREG	EUSART Transmit Data Register								0000 0000	0000 0000
TXSTA	CSRC	TX9	TXEN	SYNC	SENDER	BRGH	TRMT	TX9D	0000 0010	0000 0010

Legend: x = unknown, – = unimplemented read as '0'. Shaded cells are not used for Asynchronous Reception.

Generador de Baudios

- La velocidad del reloj de baudios se logra usando un temporizador dedicado de 8 o 16 bits (tanto para sincrónico como asincrónico)

Los Registros utilizados por el temporizador son:



- Además se usan dos bits para ajustar la frecuencia:
 - bit BRGH (Registro TXSTA)
 - bit BRG16 (Registro BAUDCTL)

BITS			MODO BRG / EUSART	FÓRMULA DE VELOCIDAD DE TRANSMISIÓN EN BAUDIOS
SYNC	BRG16	BRGH		
0	0	0	de 8 bits /asíncrono	$F_{osc} / [64 (n + 1)]$
0	0	1	de 8 bits / asíncrono	$F_{osc} / [16 (n + 1)]$
0	1	0	de 16 bits / asíncrono	$F_{osc} / [16 (n + 1)]$
0	1	1	de 16 bits / asíncrono	$F_{osc} / [4 (n + 1)]$
1	0	X	de 8 bits / síncrono	$F_{osc} / [4 (n + 1)]$
1	1	X	de 16 bits / síncrono	$F_{osc} / [4 (n + 1)]$

n = es el valor del registro par SPBRGH-SPBRG

Fórmulas de valores de velocidad, temporizador y error:

$$\text{Velocidad de transmisión en baudios deseada} = \frac{F_{osc}}{64(SPBRGH:SPBRG - 1)}$$
$$SPBRGH:SPBRG = \frac{\frac{F_{osc}}{\text{Velocidad de transmisión en baudios deseada}}}{64} - 1$$

$$\text{Error [\%]} = \frac{\text{Velocidad de transmisión en baudios calculada} - \text{Velocidad de transmisión en baudios deseada}}{\text{Velocidad de transmisión en baudios deseada}}$$

Tablas de velocidad, temporizador y error:

Velocidad de transmisión en baudios	SYNC = 0, BRGH = 0, BRG16 = 0											
	Fosc = 20 MHz			Fosc = 18.432 MHz			Fosc = 11.0592 MHz			Fosc = 11.0592 MHz		
	Velocidad de transmisión actual	Error %	SPBRG valor (decimal)	Velocidad de transmisión actual	Error %	SPBRG valor (decimal)	Velocidad de transmisión actual	Error %	SPBRG valor (decimal)	Velocidad de transmisión actual	Error %	SPBRG valor (decimal)
300	-	-	-	-	-	-	-	-	-	-	-	-
1200	1221	1.73	255	1200	0.00	239	1200	0.00	143	1202	0.16	103
2400	2404	0.16	129	2400	0.00	119	2400	0.00	71	2404	0.16	51
9600	9470	-1.36	32	9600	0.00	29	9600	0.00	17	9615	0.16	12
10417	10417	0.00	29	10286	-1.26	27	10165	-2.42	16	10417	0.00	11
19.2k	19.53	1.73	15	19.2	0.00	14	19.2	0.00	8	-	-	-
57.6k	-	-	-	57.6k	0.00	7	57.6	0.00	2	-	-	-
115.2k	-	-	-	-	-	-	-	-	-	-	-	-

Velocidad de transmisión en baudios	SYNC = 0, BRGH = 0, BRG16 = 0											
	Fosc = 4 MHz			Fosc = 3.6864 MHz			Fosc = 2 MHz			Fosc = 1 MHz		
	Velocidad de transmisión actual	Error %	SPBRG valor (decimal)	Velocidad de transmisión actual	Error %	SPBRG valor (decimal)	Velocidad de transmisión actual	Error %	SPBRG valor (decimal)	Velocidad de transmisión actual	Error %	SPBRG valor (decimal)
300	300	0.16	207	300	0.00	191	300	0.16	103	300	0.16	51
1200	1202	0.16	51	1200	0.00	47	1202	0.16	25	1202	0.16	12
2400	2404	0.16	25	2400	0.00	23	2404	0.16	12	-	-	-
9600	-	-	-	9600	0.00	5	-	-	-	-	-	-
10417	10417	0.00	5	-	-	-	10417	0.00	2	-	-	-
19.2k	-	-	-	19.2	0.00	2	-	-	-	-	-	-
57.6k	-	-	-	57.6k	0.00	0	-	-	-	-	-	-
115.2k	-	-	-	-	-	-	-	-	-	-	-	-

... y hay 6 más disponibles en el Data Sheet

Registro BAUDCTL

	R (0)	R (1)		R/W (0)	R/W (0)		R/W (0)	R/W (0)	Características
BAUDCTL	ABDOVF	RCIDL	-	SCKP	BRG16	-	WUE	ABDEN	Nombre de bit
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	

BIT	0	1
ABDOVF (Asíncrono)	No se ha producido desbordamiento durante la autodetección de velocidad en transmisión	Se ha producido desbordamiento durante la autodetección
RCIDL (Asíncrono)	Se recibió start	Receptor inactivo
SCKP (Asíncrono)	Se transmite dato directo	Se transmite dato invertido
BRG16	Generador de velocidad de 8 bits	Generador de velocidad de 16 bits
WUE	Funciona normalmente	Se despierta con flanco
ABDEN	Auto detección deshabilitado	Auto detección habilitado

Transmisión de datos a través de la comunicación EUSART asincrónica:

1. La velocidad de transmisión deseada debe ajustarse con el uso de los bits BRGH (registro TXSTA), BRG16 (registro BAUDCTL) y registros SPBRGH y SPBRG
2. El bit SYNC (registro TXSTA) debe ser cero y el bit SPEN se debe ser uno (registro RCSTA) con el fin de habilitar el puerto serie y de modo asincrónico
3. En la transmisión de datos de 9 bits, el bit TX9 del registro TXSTA debe ser uno
4. La transmisión de datos se habilita poniendo a uno el bit TXEN del registro TXSTA. El bit TXIF del registro PIR1 se ajusta automáticamente
5. Para que el bit TXEN provoque una interrupción, los bits TXIE del registro PIE1 y los bits GIE y PEIE del registro INTCON deben estar en 1
6. En la transmisión de datos de 9 bits, el valor del noveno bit se debe escribir en el bit TX9D del registro TXSTA
7. La transmisión comienza escribiendo un dato de 8 bits en el registro TXREG.

TABLE 12-4: REGISTERS ASSOCIATED WITH THE BAUD RATE GENERATOR

Name	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	Value on POR, BOR	Value on all other Resets
BAUDCTL	ABDOVF	RCIDL	—	SCKP	BRG16	—	WUE	ABDEN	01-0 0-00	01-0 0-00
RCSTA	SPEN	RX9	SREN	CREN	ADDEN	FERR	OERR	RX9D	0000 000x	0000 000x
SPBRG	BRG7	BRG6	BRG5	BRG4	BRG3	BRG2	BRG1	BRG0	0000 0000	0000 0000
SPBRGH	BRG15	BRG14	BRG13	BRG12	BRG11	BRG10	BRG9	BRG8	0000 0000	0000 0000
TXSTA	CSRC	TX9	TXEN	SYNC	SENDER	BRGH	TRMT	TX9D	0000 0010	0000 0010

Legend: x = unknown, – = unimplemented read as '0'. Shaded cells are not used for the Baud Rate Generator.

Recepción de datos a través de la comunicación EUSART asincrónica:

1. La velocidad en baudios debe seleccionarse mediante el uso de los bits BRGH (registro TXSTA), BRG16 (registro BAUDCTL) y los registros SPBRGH y SPBRG
2. El bit SYNC (registro TXSTA) debe ser cero y el bit SPEN se debe poner a uno (registro RCSTA) con el fin de habilitar el puerto serie;
3. Si es necesario que los datos recibidos generen una interrupción, tanto el bit RCIE del registro PIE1 y los bits GIE y PEIE del registro INTCON deben colocarse en uno
4. Para la recepción de datos de 9 bits, el bit RX9 del registro RCSTA debe colocarse en uno
5. La recepción de datos es habilitada poniendo en uno el bit CREN del registro RCSTA
6. El registro RCSTA debe leerse para obtener información sobre los posibles errores que se hayan producido durante la recepción. El valor del noveno bits será almacenado en este registro si se está trabajando con 9 bits
7. El dato de 8 bits será almacenado en el registro RCREG de dónde se lo deberá leer para su procesamiento en el software

Ajustar para Detección de dirección:

1. La velocidad de transmisión deseada debe ajustarse con el uso de los bits BRGH (registro TXSTA), BRG16 (registro BAUDCTL) y registros SPBRGH y SPBRG
2. El bit SYNC (registro TXSTA) debe ser cero y el bit SPEN se debe ser uno (registro RCSTA) con el fin de habilitar el puerto serie y de modo asincrónico
3. El bit TX9 del registro TXSTA debe ser uno
4. Para que los datos recibidos generen una interrupción, tanto el bit RCIE del registro PIE1 y los bits GIE y PEIE del registro INTCON deben colocarse en uno
5. El bit ADDEN del registro RTSA debe ser 1. El carácter recibido es una dirección
6. La recepción de datos se habilita poniendo 1 en CREN del registro RTSA
7. Cuando se recibe un dato de 9 bits se pone en 1 el bit RCIF del registro PIR1 y se genera una interrupción
8. El registro RCSTA debe leerse para ver si ocurrieron errores. El noveno bit RX9D siempre estará en 1
9. El registro RCREG debe leerse y comparar con la dirección del dispositivo. Si coincide se pone el bit ADDEN en 0 y quedan habilitados los datos de 8 bits

Ejercicio:

Considere que tiene una impresora que funciona con una conexión serie RS232 conectada a un PIC. La recepción y transmisión de datos se realiza a una velocidad de 9600 baudios. El PIC tiene un oscilador de 4 MHz. Se pide:

1. Inicialice la EUSART para transmitir y recibir a esa velocidad con el menor error posible.
2. El PIC queda a la espera de recibir el caracter *enquiry* <ENQ> de la impresora para comenzar a enviar el texto a imprimir.
3. Luego de recibir *enquiry* envía el texto **HOLA MUNDO** a la impresora seguido del caracter *carry return* <CR> seguido *end of text* <EOT>.
4. Si le responden con un *acknowledgement* <ACK>, finaliza el programa.
5. Si le responde con un *no acknowledgement* <NAK> vuelva al principio y retransmita la frase

El código ASCII

sigla en inglés de American Standard Code for Information Interchange
(Código Estadounidense Estándar para el Intercambio de Información)

www.elcodigoascii.com.ar

Caracteres de control ASCII			
DEC	HEX	Símbolo ASCII	
00	00h	NULL	(carácter nulo)
01	01h	SOH	(inicio encabezado)
02	02h	STX	(inicio texto)
03	03h	ETX	(fin de texto)
04	04h	EOT	(fin transmisión)
05	05h	ENQ	(enquiry)
06	06h	ACK	(acknowledgement)
07	07h	BEL	(timbre)
08	08h	BS	(retroceso)
09	09h	HT	(tab horizontal)
10	0Ah	LF	(salto de línea)
11	0Bh	VT	(tab vertical)
12	0Ch	FF	(form feed)
13	0Dh	CR	(retorno de carro)
14	0Eh	SO	(shift Out)
15	0Fh	SI	(shift In)
16	10h	DLE	(data link escape)
17	11h	DC1	(device control 1)
18	12h	DC2	(device control 2)
19	13h	DC3	(device control 3)
20	14h	DC4	(device control 4)
21	15h	NAK	(negative acknowle.)
22	16h	SYN	(synchronous idle)
23	17h	ETB	(end of trans. block)
24	18h	CAN	(cancel)
25	19h	EM	(end of medium)
26	1Ah	SUB	(substitute)
27	1Bh	ESC	(escape)
28	1Ch	FS	(file separator)
29	1Dh	GS	(group separator)
30	1Eh	RS	(record separator)
31	1Fh	US	(unit separator)
127	20h	DEL	(delete)

Caracteres ASCII imprimibles								
DEC	HEX	Símbolo	DEC	HEX	Símbolo	DEC	HEX	Símbolo
32	20h	espacio	64	40h	@	96	60h	`
33	21h	!	65	41h	A	97	61h	a
34	22h	"	66	42h	B	98	62h	b
35	23h	#	67	43h	C	99	63h	c
36	24h	\$	68	44h	D	100	64h	d
37	25h	%	69	45h	E	101	65h	e
38	26h	&	70	46h	F	102	66h	f
39	27h	'	71	47h	G	103	67h	g
40	28h	(	72	48h	H	104	68h	h
41	29h	)	73	49h	I	105	69h	i
42	2Ah	*	74	4Ah	J	106	6Ah	j
43	2Bh	+	75	4Bh	K	107	6Bh	k
44	2Ch	,	76	4Ch	L	108	6Ch	l
45	2Dh	-	77	4Dh	M	109	6Dh	m
46	2Eh	.	78	4Eh	N	110	6Eh	n
47	2Fh	/	79	4Fh	O	111	6Fh	o
48	30h	0	80	50h	P	112	70h	p
49	31h	1	81	51h	Q	113	71h	q
50	32h	2	82	52h	R	114	72h	r
51	33h	3	83	53h	S	115	73h	s
52	34h	4	84	54h	T	116	74h	t
53	35h	5	85	55h	U	117	75h	u
54	36h	6	86	56h	V	118	76h	v
55	37h	7	87	57h	W	119	77h	w
56	38h	8	88	58h	X	120	78h	x
57	39h	9	89	59h	Y	121	79h	y
58	3Ah	:	90	5Ah	Z	122	7Ah	z
59	3Bh	;	91	5Bh	[	123	7Bh	{
60	3Ch	<	92	5Ch	\	124	7Ch	
61	3Dh	=	93	5Dh	]	125	7Dh	}
62	3Eh	>	94	5Eh	^	126	7Eh	~
63	3Fh	?	95	5Fh	_	elCodigoASCII.com.ar		

ASCII extendido											
DEC	HEX	Símbolo	DEC	HEX	Símbolo	DEC	HEX	Símbolo	DEC	HEX	Símbolo
128	80h	Ç	160	A0h	á	192	C0h	Ł	224	E0h	Ó
129	81h	ü	161	A1h	í	193	C1h	ł	225	E1h	ô
130	82h	é	162	A2h	ó	194	C2h	Ł	226	E2h	Ô
131	83h	â	163	A3h	ú	195	C3h	ł	227	E3h	Ò
132	84h	ä	164	A4h	ñ	196	C4h	Ł	228	E4h	ö
133	85h	à	165	A5h	Ñ	197	C5h	ł	229	E5h	Õ
134	86h	á	166	A6h	ª	198	C6h	Ł	230	E6h	μ
135	87h	ç	167	A7h	º	199	C7h	ł	231	E7h	þ
136	88h	ê	168	A8h	¿	200	C8h	Ł	232	E8h	þ
137	89h	ë	169	A9h	®	201	C9h	ł	233	E9h	Û
138	8Ah	è	170	AAh	¬	202	CAh	Ł	234	EAh	Ü
139	8Bh	ï	171	ABh	½	203	CBh	ł	235	EBh	Ù
140	8Ch	î	172	ACH	¼	204	CCh	Ł	236	ECh	Ý
141	8Dh	ì	173	ADh	¡	205	CDh	ł	237	EDh	Ý
142	8Eh	Ä	174	AEnh	«	206	CEh	Ł	238	EEh	·
143	8Fh	Å	175	AFh	»	207	CFh	ł	239	EFh	·
144	90h	É	176	B0h	⋮	208	D0h	Ł	240	F0h	±
145	91h	æ	177	B1h	⋮	209	D1h	ł	241	F1h	±
146	92h	Æ	178	B2h	⋮	210	D2h	Ł	242	F2h	±
147	93h	ô	179	B3h	⋮	211	D3h	ł	243	F3h	¾
148	94h	ò	180	B4h	⋮	212	D4h	Ł	244	F4h	¶
149	95h	ó	181	B5h	⋮	213	D5h	ł	245	F5h	§
150	96h	û	182	B6h	⋮	214	D6h	Ł	246	F6h	÷
151	97h	ù	183	B7h	⋮	215	D7h	ł	247	F7h	÷
152	98h	ÿ	184	B8h	©	216	D8h	Ł	248	F8h	÷
153	99h	Ö	185	B9h	⋮	217	D9h	ł	249	F9h	÷
154	9Ah	Ü	186	BAh	⋮	218	DAh	Ł	250	FAh	·
155	9Bh	ø	187	BBh	⋮	219	DBh	ł	251	FBh	·
156	9Ch	£	188	BCh	⋮	220	DCh	Ł	252	FCh	·
157	9Dh	Ø	189	BDh	¢	221	DDh	ł	253	FDh	·
158	9Eh	×	190	BEh	¥	222	DEh	Ł	254	FEh	·
159	9Fh	f	191	BFh	¬	223	DFh	ł	255	FFh	·

EJEMPLO DE TRANSMISION: transmite ininterrumpidamente el carácter ASCII 'A'

```
char0 equ 0x20
```

```
org 0x00  
goto inicio
```

```
.....
```

```
inicio
```

```
bsf STATUS, RP0 ;voy al banco 1
```

```
;*** CONFIGURA SPBRG PARA EL BAUD RATE DESEADO
```

```
movlw D'25' ;baud rate = 9600bps  
movwf SPBRG ;a 4MHZ
```

```
;*** Configura TXSTA como 8 bit, modo asíncrono
```

```
movlw B'00100100'  
movwf TXSTA
```

```
;*** Configura RCSTA para habilitar transmisión
```

```
bcf STATUS, RP0 ;banco 0  
movlw B'10000000'  
movwf RCSTA ;habilita el puerto serie  
movlw 0x41  
movwf char0 ;coloca caracter A (ascii code 0x41)
```

```
main
```

```
movf char0, W ;coloca el carácter a  
movwf TXREG ;transmitir en TXREG  
bsf STATUS, RP0 ;banco 1  
btfss TXSTA, TRMT ;chequea si TRMT está vacío  
goto $-1 ;sino prueba de nuevo  
bcf STATUS, RP0 ;bank 0, si TRMT está en 1  
;TSR está vacío, el carácter salió
```

```
goto main  
end
```

EJEMPLO DE RECEPCION: recibe caracteres y los muestra en el puerto B

```
org 0x00  
goto inicio  
.....
```

```
inicio  
    bsf STATUS, RP0  
    movlw .25  
    movwf SPBRG  
    movlw 0x24  
    movwf TXSTA  
    clrf TRISB  
    bcf STATUS, RP0  
    movlw 0x90  
    movwf RCSTA
```

```
main  
    btfss PIR1, RCIF  
    goto main  
    movf RCREG, W  
    movwf PORTB  
    goto main  
end
```